計(jì)算處理 — 尤其是在數(shù)據(jù)服務(wù)器中
數(shù)據(jù)量的增加要求在服務(wù)器內(nèi)部和之間傳輸數(shù)據(jù)的服務(wù)器接口不斷提速。任何障礙或不佳連接都會(huì)產(chǎn)生不理想的延遲，從而對(duì)用戶體驗(yàn)產(chǎn)生不良影響。盡可能減少數(shù)據(jù)移動(dòng)并在需要時(shí)提供高帶寬、低延遲接口來(lái)轉(zhuǎn)移數(shù)據(jù)是最大限度地提高性能和減少延遲與功耗的關(guān)鍵。
可以利用IP來(lái)滿足這些要求的一些重要領(lǐng)域包括：
-
采用正在向6400 Mbps演進(jìn)的DDR5接口
-
支持PCI Express (PCIe)接口從16 GT/s PCIe 4.0到32 GT/s PCIe 5.0再到64 GT/s PCIe 6.0的演進(jìn)
-
簡(jiǎn)化NVMe SSD從PCIe 3.0升級(jí)到PCIe 5.0實(shí)現(xiàn)4倍帶寬的過(guò)程
-
利用Compute Express Link (CXL)允許多個(gè)處理器/加速器高效共享數(shù)據(jù)和內(nèi)存，從而減少需要在系統(tǒng)中移動(dòng)的數(shù)據(jù)量
-
利用56 Gbps和112 Gbps的新型高速SerDes技術(shù)，以便借助PAM4編碼和支持協(xié)議來(lái)加快設(shè)備間的接口速度，包括裸晶、芯片、加速器和背板
除上述接口外，各類內(nèi)存也可以滿足HPC用例的容量、功率和性能要求。當(dāng)內(nèi)存容量是主要考慮因素時(shí)，DDR5就是理想的選擇。當(dāng)內(nèi)存帶寬是非常重要的考慮因素時(shí)，HBM2E可以提供對(duì)內(nèi)存中數(shù)據(jù)的高速訪問(wèn)。
網(wǎng)絡(luò)基礎(chǔ)設(shè)施
數(shù)據(jù)創(chuàng)建和消費(fèi)量的增長(zhǎng)要求加快網(wǎng)絡(luò)速度。以太網(wǎng)已成為現(xiàn)代HPC應(yīng)用（尤其是數(shù)據(jù)中心）中服務(wù)器間通信的標(biāo)準(zhǔn)。以太網(wǎng)數(shù)據(jù)幀通過(guò)各種通道和介質(zhì)類型在服務(wù)器單元中傳輸。將MAC和PHY集成在以太網(wǎng)系統(tǒng)中可以縮短設(shè)計(jì)周期并提供差異化性能。許多數(shù)據(jù)中心都在努力將服務(wù)器與置頂式(ToR)交換機(jī)之間的網(wǎng)絡(luò)接口速度從25 GbE提高到100 GbE，并在ToR交換機(jī)與Spine-Leaf（分布式）交換機(jī)之間以及數(shù)據(jù)中心設(shè)施之間安裝400-GbE基礎(chǔ)設(shè)施。
領(lǐng)先的以太網(wǎng)交換機(jī)供應(yīng)商已經(jīng)開(kāi)始開(kāi)發(fā)基于112G SerDes的800-Gbps交換機(jī)，隨著數(shù)據(jù)量的不斷增加，未來(lái)幾年內(nèi)可能會(huì)推出1.6-Tbps以太網(wǎng)。支持400 Gbps以太網(wǎng)端口的基礎(chǔ)設(shè)施交換機(jī)可通過(guò)56G x 8或112G x 4 SerDes電接口實(shí)現(xiàn)。
所有這些都推動(dòng)了對(duì)可靠IP的需求，以提高開(kāi)發(fā)者的效率。為此，新思科技提供了具有PC、PMD、PMA和自動(dòng)協(xié)商功能的全套200G/400G和800G以太網(wǎng)控制器和PHY IP解決方案。
安全性
除了更快的接口和更高效的內(nèi)存外，數(shù)據(jù)保護(hù)對(duì)云計(jì)算來(lái)說(shuō)也是至關(guān)重要的。為了嚴(yán)格保護(hù)授權(quán)用戶數(shù)據(jù)的機(jī)密性、完整性和可用性，標(biāo)準(zhǔn)組織正在將安全要求納入數(shù)據(jù)接口協(xié)議。在這些高速接口中為了實(shí)施必要的安全算法需要：用于數(shù)據(jù)加密和解密的高質(zhì)量加密IP、用于實(shí)施高速安全協(xié)議的安全協(xié)議加速器IP、以及用于提供信任根和安全密鑰管理的可信執(zhí)行環(huán)境。
新思科技提供一個(gè)廣泛的、高度集成的安全I(xiàn)P解決方案組合，這些解決方案使用一組基于標(biāo)準(zhǔn)的通用構(gòu)建塊和安全概念，可在HPC應(yīng)用中實(shí)現(xiàn)更高效的芯片設(shè)計(jì)和更高級(jí)別的安全性。這些安全I(xiàn)P解決方案有助于防止聯(lián)網(wǎng)設(shè)備中不斷演變的各種威脅，如盜竊、篡改、側(cè)信道攻擊、惡意軟件和數(shù)據(jù)泄露等。
存儲(chǔ)
當(dāng)下存儲(chǔ)技術(shù)正在推動(dòng)增長(zhǎng)的數(shù)據(jù)量得到良好管理，同時(shí)促進(jìn)使用加速器來(lái)處理數(shù)據(jù)，推動(dòng)了計(jì)算存儲(chǔ)、持久性內(nèi)存、持久性存儲(chǔ)的緩存一致性接口、以及旨在加快數(shù)據(jù)傳輸速度的下一代NVMe接口的使用。
基于NVMe的固態(tài)硬盤(SSD)可以利用PCIe接口直接連接到服務(wù)器CPU并用作緩存加速器，從而以極快的速度緩存頻繁存取的數(shù)據(jù)或“有效”數(shù)據(jù)�；赑CIe的高性能NVMe SSD具有極為高效的輸入/輸出性能和低讀取延遲，可以提高服務(wù)器效率并防止必須通過(guò)外部存儲(chǔ)設(shè)備訪問(wèn)數(shù)據(jù)。
在存儲(chǔ)應(yīng)用中使用緩存一致性接口允許多個(gè)設(shè)備跨越共享內(nèi)存來(lái)保持緩存一致性，從而提高性能并減少數(shù)據(jù)移動(dòng)。其中CXL就是這樣的接口。CXL 2.0基于PCIe 5.0構(gòu)建，允許緩存、內(nèi)存和I/O設(shè)備以32 GT/s的速度傳輸數(shù)據(jù)。NVMe存儲(chǔ)設(shè)備采用PCIe 5.0接口，將SSD吞吐量提高到每PCIe通道4 GB/s，是x86服務(wù)器中迄今為止常用的PCIe 3.0接口的4倍。
新思科技的 DesignWare Interface IP產(chǎn)品系列支持PCIe、USB和DDR等高速協(xié)議并經(jīng)過(guò)優(yōu)化處理，以幫助開(kāi)發(fā)者滿足云計(jì)算存儲(chǔ)應(yīng)用的高吞吐量、低功耗和低延遲連接需求。
視覺(jué)計(jì)算
云應(yīng)用經(jīng)過(guò)不斷發(fā)展演進(jìn)，現(xiàn)已覆蓋更多的視覺(jué)內(nèi)容。因此，支持視覺(jué)計(jì)算（包括用于商業(yè)應(yīng)用和娛樂(lè)的流視頻和圖像分析）已經(jīng)成為云基礎(chǔ)設(shè)施的一項(xiàng)附加功能。視覺(jué)計(jì)算作為一項(xiàng)云服務(wù)推動(dòng)了供應(yīng)商將高性能GPU集成到云服務(wù)器中，同時(shí)通過(guò)高速加速器接口與主機(jī)CPU基礎(chǔ)設(shè)施相連接。
嵌入式視覺(jué)應(yīng)用通常會(huì)帶來(lái)與數(shù)據(jù)中心用例相似的獨(dú)特的功耗和成本挑戰(zhàn)。它們需要具備一定程度的靈活性來(lái)滿足快速發(fā)展的市場(chǎng)、用例和標(biāo)準(zhǔn)需求。
新思科技可提供一套完全可編程和可配置的IP核心，這些核心已經(jīng)針對(duì)嵌入式視覺(jué)應(yīng)用進(jìn)行了優(yōu)化處理，既有軟件解決方案的靈活性，也有硬件的低成本和低功耗優(yōu)勢(shì)。嵌入式視覺(jué)處理器集成了可選的高性能深度神經(jīng)網(wǎng)絡(luò)(DNN)加速器，用于快速準(zhǔn)確地執(zhí)行卷積神經(jīng)網(wǎng)絡(luò)(CNN)或遞歸神經(jīng)網(wǎng)絡(luò)(RNN)。視覺(jué)處理器可以輕松集成到SoC平臺(tái)中，可與任何主機(jī)處理器一起使用，并與主機(jī)一起運(yùn)行。
邊緣基礎(chǔ)設(shè)施
使計(jì)算更接近數(shù)據(jù)是HPC領(lǐng)域的增長(zhǎng)趨勢(shì)之一。這不僅能夠提高效率和性能，而且還能帶來(lái)安全優(yōu)勢(shì)。為此，云服務(wù)提供商正在與電信公司合作，在多接入邊緣計(jì)算(MEC)平臺(tái)中提供云服務(wù)。然而，在邊緣基礎(chǔ)設(shè)施中部署云服務(wù)需要運(yùn)行云服務(wù)的設(shè)備能夠適應(yīng)邊緣環(huán)境。邊緣位置的物理空間、環(huán)境控制能力或電源可用性可能無(wú)法與典型的云數(shù)據(jù)中心相提并論。因此，延遲容忍度越低，越需要靠近邊緣部署服務(wù)，服務(wù)對(duì)功耗的容忍度可能也越低。
用于上述關(guān)鍵計(jì)算、網(wǎng)絡(luò)、存儲(chǔ)和內(nèi)存功能的新思科技IP產(chǎn)品已經(jīng)過(guò)優(yōu)化處理，能夠滿足邊緣應(yīng)用的性能、低延遲和低功耗要求。
機(jī)器學(xué)習(xí)和AI加速器
專為邊緣計(jì)算設(shè)計(jì)的AI加速器旨在更大限度地減少延遲和功耗，同時(shí)提供了AI所需的卓越計(jì)算能力，包括了大規(guī)模矩陣乘法和張量運(yùn)算。
PCIe和CXL提供高帶寬通道，將加速器與應(yīng)用處理器相連接，從而避免高強(qiáng)度計(jì)算操作。對(duì)于邊緣系統(tǒng)和云系統(tǒng)，單個(gè)加速器裸晶通常不具備負(fù)載處理所需的性能，因此需要安裝多個(gè)加速器。56 Gbps/112 Gbps SerDes和HBI并行接口等高速芯片間接口使AI加速器解決方案能夠通過(guò)擴(kuò)展來(lái)滿足這些需求。
開(kāi)放計(jì)算項(xiàng)目(OCP)組織正在推動(dòng)芯片間互連的標(biāo)準(zhǔn)化工作，以期簡(jiǎn)化和提高加速器擴(kuò)展接口的互操作性。其目的是為異構(gòu)“小芯片（chiplet）”提供通用接口，以支持通用功能構(gòu)件的SoC。如果一旦被業(yè)界采納，這項(xiàng)工作將通過(guò)減少開(kāi)發(fā)時(shí)間和相關(guān)成本來(lái)簡(jiǎn)化加速器SoC的開(kāi)發(fā)過(guò)程。
基于IP的設(shè)計(jì)能夠滿足HPC應(yīng)用需求
強(qiáng)大且經(jīng)過(guò)驗(yàn)證的處理、接口和基礎(chǔ)IP產(chǎn)品已經(jīng)過(guò)優(yōu)化處理，能夠滿足任何HPC應(yīng)用的高性能、低延遲和低功耗需求。新思科技提供全面的高質(zhì)量硅驗(yàn)證IP產(chǎn)品組合，使開(kāi)發(fā)者能夠開(kāi)發(fā)當(dāng)今和未來(lái)HPC應(yīng)用的SoC。
