臺(tái)積電在其 2023 年歐洲技術(shù)研討會(huì)上透露了有關(guān)其即將推出的 N2 和 N2P 工藝技術(shù)的更多細(xì)節(jié)。這兩個(gè)生產(chǎn)節(jié)點(diǎn)的開(kāi)發(fā)都考慮到了高性能計(jì)算 (HPC)，因此，它們具有許多專門設(shè)計(jì)用于改進(jìn)的增強(qiáng)功能表現(xiàn)。同時(shí)，鑒于大多數(shù)芯片旨在改進(jìn)的性能效率重點(diǎn)，低功耗應(yīng)用也將利用臺(tái)積電的 N2 節(jié)點(diǎn)，因?yàn)榕c前代產(chǎn)品相比，它們自然會(huì)提高每瓦性能。

“N2 非常適合我們今天所處的節(jié)能計(jì)算范式，”負(fù)責(zé)代工廠高性能計(jì)算業(yè)務(wù)部門的臺(tái)積電業(yè)務(wù)發(fā)展總監(jiān) Yujun Li 在公司 2023 年歐洲技術(shù)研討會(huì)上說(shuō)。，在整個(gè)電壓供應(yīng)范圍內(nèi)，N2 相對(duì)于 N3 的速度和功率優(yōu)勢(shì)非常一致，使其同時(shí)適用于低功率和高性能應(yīng)用。”

臺(tái)積電的 N2 制造節(jié)點(diǎn) ——該代工廠第一個(gè)使用納米片環(huán)柵 (GAAFET) 晶體管的生產(chǎn)節(jié)點(diǎn)——承諾在相同的功率和復(fù)雜性下將晶體管性能提高 10-15%，或者在相同的時(shí)鐘速度和晶體管數(shù)量。在提高晶體管性能方面，功率傳輸是基石之一，而臺(tái)積電的 N2 和 N2P 制造工藝引入了多項(xiàng)與互連相關(guān)的創(chuàng)新，以擠壓一些額外的性能。此外，N2P 引入背面電源軌以優(yōu)化功率傳輸和die面積。 

N2 帶來(lái)的創(chuàng)新之一是超高性能金屬-絕緣體-金屬 (SHPMIM：super-high-performance metal-insulator-metal) 電容器，可增強(qiáng)電源穩(wěn)定性并促進(jìn)片上去耦。臺(tái)積電表示，與幾年前為 HPC 推出的超高密度金屬-絕緣體-金屬 (SHDMIM) 電容器相比，新型 SHPMIM 電容器的容量密度提高了 2 倍以上（與上一代 HDMIM 相比，其容量增加了 4  倍） . 與 SHDMIM 相比，新的 SHPMIM 還可以將 Rs 薄層電阻（歐姆/平方）降低 50%，并將 Rc 通孔電阻與 SHDMIM 相比降低 50%。

降低電力傳輸網(wǎng)絡(luò)中電阻的另一種方法是重新設(shè)計(jì)再分配層 (RDL)。從其 N2 工藝技術(shù)開(kāi)始，臺(tái)積電將使用銅 RDL 代替今天的鋁 RDL。銅 RDL 將提供類似的 RDL 間距，但會(huì)將薄層電阻降低 30%，并將通孔電阻降低 60%。

SHPMIM 和 Cu RDL 都是臺(tái)積電 N2 技術(shù)的一部分，預(yù)計(jì)將在 2025 年下半年（大概是 2025 年很晚）用于大批量制造 (HVM)。

使用背面供電網(wǎng)絡(luò) (PDN) 是 N2P 的另一項(xiàng)重大改進(jìn)。背面電源軌的一般優(yōu)點(diǎn)是眾所周知的：通過(guò)將電源軌移到背面來(lái)分離 I/O 和電源線，可以使電源線更粗，從而降低線路后端 (BEOL) 中的通孔電阻)，這有望提高性能并降低功耗。此外，去耦 I/O 和電源線可以縮小邏輯面積，這意味著成本更低。 

在其 2023 年技術(shù)研討會(huì)上，該公司透露其 N2P 的背面 PDN 將通過(guò)減少 IR 壓降和改善信號(hào)，將性能提高 10% 至 12%，并將邏輯面積減少 10% 至 15%。當(dāng)然，現(xiàn)在這種優(yōu)勢(shì)在具有密集供電網(wǎng)絡(luò)的高性能 CPU 和 GPU 中會(huì)更加明顯，因此將其移到后面對(duì)它們來(lái)說(shuō)意義重大。

Backside PDN 是臺(tái)積電 N2P 制造技術(shù)的一部分，將于 2026 年底或 2027 年初進(jìn)入 HVM。