此前一直猶豫是否采用下一代EUV設(shè)備的臺積電CEO，放棄了內(nèi)部重大活動，飛赴荷蘭與ASML洽談設(shè)備，此舉標(biāo)志著2納米以下超精細(xì)工藝的競爭拉開序幕。

據(jù)業(yè)界消息及外媒5月26日報道，臺積電CEO魏哲家缺席5月23日在臺灣臺北舉行的“臺積電技術(shù)研討會2024”，而是前往荷蘭埃因霍溫的ASML總部和德國迪琴根的工業(yè)激光專業(yè)公司通快(TRUMPF)。

秘密出訪的魏哲家行蹤，被 ASML 執(zhí)行長Christopher Fuke與通快執(zhí)行長 Nicola Leibinger-Kammüller 在社交媒體曝光。Fuke執(zhí)行長表示，“我們向魏總介紹了我們最新的技術(shù)、新產(chǎn)品，包括高數(shù)值孔徑 (High NA) EUV 設(shè)備如何實(shí)現(xiàn)未來的半導(dǎo)體微加工技術(shù)。”

臺灣當(dāng)?shù)孛襟w及業(yè)界人士分析稱，“看來臺積電管理層為了鞏固全球半導(dǎo)體霸主地位，決定性地訪問阿斯麥”，“隨著光刻設(shè)備在7納米以下超精細(xì)工藝中的重要性日益提升，臺積電似乎也加入了競爭”。據(jù)悉，臺積電正考慮在2026年下半年量產(chǎn)的1.6納米產(chǎn)品A16之后的工藝中引入High NA EUV設(shè)備，在此之前則使用現(xiàn)有的Low NA EUV設(shè)備。

去年，英特爾成為業(yè)內(nèi)首家從 ASML 獲得高 NA EUV 設(shè)備的公司，此后爭奪 ASML 的競爭愈演愈烈。業(yè)界預(yù)計英特爾將在其 14A（1.4 納米）半導(dǎo)體工藝中充分利用高 NA EUV。

三星電子也積極行動。上個月 5 月 26 日，三星電子董事長李在镕在德國上科亨的蔡司總部會見了 ASML 首席執(zhí)行官 Fuke 和 ASML 的重要合作伙伴卡爾蔡司首席執(zhí)行官 Karl Lamprecht，以加強(qiáng)“三方半導(dǎo)體聯(lián)盟”。由于 EUV 不僅出現(xiàn)在 2 納米代工工藝中，而且也出現(xiàn)在最新的先進(jìn)內(nèi)存 (DRAM) 工藝中，三星電子也押注于引入High NA EUV。

EUV光刻，太貴了？

三星電子研究員 Young Seog Kang 表示，EUV 技術(shù)的使用壽命是有限的。最近，在 SPIE 高級光刻會議的小組討論中，Kang 表示，高數(shù)值孔徑 EUV 光刻將遇到“性能和成本問題”。研究人員指出雙重圖案和先進(jìn)的封裝技術(shù)可以作為替代方案。小組中的其他人并不同意他的悲觀觀點(diǎn)。

Kang 的評論進(jìn)一步豐富了12 月份開始的關(guān)于高 NA 成本效益的討論。三星的競爭對手似乎在這個問題上存在分歧，英特爾熱衷于接受它，而臺積電則并不著急。前者最近確認(rèn)將于 2026 年開始量產(chǎn)高數(shù)值孔徑，而后者可能要等到2030 年。

ASML 表示，HighNA 的采用進(jìn)展符合預(yù)期，并表示這“顯然是芯片制造商可用的最具成本效益的解決方案”。SPIE AL 小組成員、ASML 系統(tǒng)工程總監(jiān) Jan van Shoot 指出，要提高分辨率和擴(kuò)展 EUV 的實(shí)用性，仍然需要采取一些措施。

英特爾看好High NA EUV

英特爾 CEO Pat Gelsinger之前接受采訪時表示，在高數(shù)值孔徑機(jī)器上投入這么多資金之前，公司會非常仔細(xì)地研究它。一臺 EUV 機(jī)器大約需要 2.5 億美元，一臺高數(shù)值孔徑機(jī)器大約需要 4 億美元，那么經(jīng)濟(jì)有效嗎？我們已經(jīng)非常仔細(xì)地研究過，雙圖案化與使用高數(shù)值孔徑單圖案化時的不同。得出的結(jié)論是，可以讓經(jīng)濟(jì)學(xué)以及與之相關(guān)的事物發(fā)揮作用。

當(dāng)然，現(xiàn)在你必須獲得那些你能夠獲得的更緊密的pitch的價值，但我們正在非常仔細(xì)地考慮它。我們認(rèn)為與其他一些多重圖案技術(shù)和一些可以完成的自對準(zhǔn)技術(shù)相比，它表現(xiàn)得很好。我們認(rèn)為它會結(jié)合在一起，我們對此感到非常興奮。

當(dāng)然，對于場尺寸（field size），如果你采用更大的場尺寸，這就會成為一個問題，我正在挑戰(zhàn) ASML 和我的掩模制造團(tuán)隊(duì)，讓我采用更大的掩模尺寸，這樣我們就可以恢復(fù)場尺寸，也許更大的掩模尺寸可以使 EUV 整體上更加經(jīng)濟(jì)。確保經(jīng)濟(jì)發(fā)展面臨著很大的壓力，因?yàn)槠渲幸患�事��，�?dāng)我們進(jìn)入 EUV 一代時，摩爾定律的經(jīng)濟(jì)學(xué)停止了。我必須將經(jīng)濟(jì)學(xué)重新納入摩爾定律，因此不僅要制造更快的晶體管、更低功率的晶體管，還要制造更便宜的晶體管。我們的首要任務(wù)是確保摩爾定律的經(jīng)濟(jì)性處于 EUV 過渡的另一邊。

ASML也反駁不看好的觀點(diǎn)

ASML 現(xiàn)在回?fù)袅薙emiAnalysis分析師的批評，他們認(rèn)為，至少對于一些芯片制造商來說，使用該公司的下一代高數(shù)值孔徑芯片制造工具幾乎沒有經(jīng)濟(jì)意義。在最近接受Bits and Chips采訪時，該公司首席財務(wù)官表示，High-NA 正在步入正軌且健康發(fā)展，而分析公司低估了其收益。在該公司最近的財報電話會議上，ASML 首席執(zhí)行官也回應(yīng)了有關(guān)該報告的問題，稱新技術(shù)“顯然是邏輯和內(nèi)存方面最具成本效益的解決方案”。

ASML 的 Twinscan EXE  High-NA EUV 光刻工具對于生產(chǎn)小于 2nm 的下一代工藝技術(shù)至關(guān)重要。但它們也比現(xiàn)有的 Twinscan NXE Low-NA極紫外 (EUV) 光刻工具貴得多 ——有人說它們的成本在 3 億至 4 億美元之間。它們還具有其他特點(diǎn)，例如掩模版尺寸減半和尺寸較大，這也是一些分析師認(rèn)為這些工具在經(jīng)濟(jì)上不適用于所有生產(chǎn)線的部分原因。

正如人們所預(yù)料的那樣，ASML 不同意這一評估，該公司的首席財務(wù)官告訴Bits and Chips，訂單符合公司的預(yù)期，而 SemiAnalysis 低估了通過避免昂貴的雙重和四重圖案來降低工藝復(fù)雜性的價值。他還表示，人們可以簡單地與英特爾討論雙重圖案帶來的復(fù)雜性，以了解其中的困難，這指的是英特爾在 10 納米技術(shù)上的失敗，至少部分原因是缺乏 EUV 技術(shù)。事實(shí)上，英特爾是當(dāng)今 High-NA 的主要客戶，最近收到了運(yùn)送給客戶的第一臺 High-NA 機(jī)器的第一批零件。讓我們仔細(xì)看看這些問題。

雙重和四重圖案涉及多次重復(fù)曝光晶圓的同一層，以創(chuàng)建比通常情況下更小的特征，但它會帶來出現(xiàn)缺陷的機(jī)會，從而影響良率，并且比簡單地一步印刷該層的成本更高。

使用低數(shù)值孔徑工具進(jìn)行雙重和四重圖案化的總體成本，以及與使用高數(shù)值孔徑工具進(jìn)行的單一圖案化相比如何，似乎是 ASML 和分析師之間的主要爭論點(diǎn)之一。

到目前為止，讀者可能會問，如果低數(shù)值孔徑 EUV 工具可以通過使用雙圖案化和/或 圖案成形工具來實(shí)現(xiàn)與前者相同的關(guān)鍵尺寸，為什么高數(shù)值孔徑 EUV 會出現(xiàn)所有麻煩？事實(shí)上，英特爾正在將應(yīng)用材料公司的 Centura Sculpta 圖案成形工具插入其英特爾 20A 流程中，以避免在某些情況下昂貴的 EUV 雙重圖案化。與此同時，Intel 18A 確實(shí)依賴于 Centura Sculpta 圖案成形和 Twinscan NXE 雙圖案化。

但 EUV 雙圖案可能并沒有那么糟糕。蘋果公司在其大眾市場產(chǎn)品中使用了臺積電的 N3B 工藝技術(shù)，據(jù)報道該技術(shù)使用了雙圖案技術(shù)，其中包括數(shù)億臺 iPhone 15 Pro 和基于 M3 的 Mac 電腦。

ASML 認(rèn)為，實(shí)施雙圖案化會帶來某些缺點(diǎn)：EUV 雙圖案化會導(dǎo)致生產(chǎn)時間更長，產(chǎn)生更多缺陷發(fā)生的機(jī)會，并可能影響所生產(chǎn)芯片的性能變化。然而，憑借 EXE:5000 的 8 納米關(guān)鍵尺寸 (CD)，芯片制造商可以簡化其制造流程。 

晶圓廠當(dāng)然了解使用高數(shù)值孔徑 EUV 掃描儀的優(yōu)點(diǎn)和缺點(diǎn)，因此他們已經(jīng)開始了研發(fā)工作。

ASML 在一份聲明中寫道：“我們的客戶將在 2024 年至 2025 年開始研發(fā)，并在 2025 年至 2026 年進(jìn)入大批量生產(chǎn)。”

ASML 最近分享了有關(guān)其新型高數(shù)值孔徑機(jī)器的更多細(xì)節(jié)；以下是這些工具的工作原理概要。

ASML 的下一代 Twinscan EXE 具有 0.55 數(shù)值孔徑 (NA) 鏡頭，因此其分辨率將達(dá)到 8 納米（臨界尺寸），這標(biāo)志著當(dāng)前提供 13 納米分辨率的 EUV 工具的重大進(jìn)步。這意味著它可以打印比使用低數(shù)值孔徑工具單次曝光小 1.7 倍的晶體管，從而實(shí)現(xiàn)高 2.9 倍的晶體管密度。低數(shù)值孔徑光刻系統(tǒng)可以實(shí)現(xiàn)類似的分辨率，盡管需要兩次曝光，并采用昂貴的雙圖案工藝。實(shí)現(xiàn) 8 納米的關(guān)鍵尺寸對于使用 3 納米以下工藝技術(shù)生產(chǎn)芯片至關(guān)重要，業(yè)界計劃在 2025 年至 2026 年間采用該技術(shù)。 

高數(shù)值孔徑 EUV 的實(shí)施有望使晶圓廠能夠避開 EUV 雙圖案化的需求，簡化工藝，可能提高產(chǎn)量并降低成本。但它也帶來了很多挑戰(zhàn)。

與此同時，ASML的Twinscan EXE光刻工具配備了0.55 NA鏡頭，與現(xiàn)有機(jī)器完全不同。主要和明顯的區(qū)別確實(shí)是新的和更大的鏡頭。但適應(yīng)更大的鏡頭需要更大的鏡子，這就是為什么 Twinscan EXE 工具還采用變形光學(xué)設(shè)計。

這種方法解決了較大的鏡子導(dǎo)致光線以更陡的角度照射掩模版的問題，從而降低了反射率并阻礙了圖案轉(zhuǎn)移到晶圓上。變形光學(xué)器件不是均勻地縮小圖案，而是以不同的方式放大圖案：在一個方向上放大 4 倍，在另一個方向上放大 8 倍。這減少了光在掩模版上的入射角，解決了反射率問題。此外，這種方法允許芯片制造商繼續(xù)使用標(biāo)準(zhǔn)尺寸的掩模版，從而最大限度地減少對半導(dǎo)體行業(yè)的影響。這種方法有一個問題：它將成像場的尺寸減半（從 33mm x 26mm 到 16.5mm x 26mm），通常稱為高數(shù)值孔徑掩模版尺寸減半。

成像視野尺寸減半促使芯片制造商修改芯片設(shè)計和生產(chǎn)策略。隨著高端 GPU 和 AI 加速器越來越多地挑戰(zhàn)標(biāo)線/成像區(qū)域尺寸的限制，這一變化尤其重要。

由于其變形光學(xué)器件和曝光場的大小是 Twinscan NXE 系統(tǒng)的一半，Twinscan EXE 工具需要對每個晶圓執(zhí)行兩倍的曝光，這使現(xiàn)有機(jī)器的生產(chǎn)率減半。為了保持（并最終提高）生產(chǎn)率，ASML 顯著提高了晶圓和掩模版臺的速度。EXE 的晶圓臺加速速度為 8g，是 NXE 的兩倍，而其標(biāo)線臺加速速度為 32g，是 NXE 的四倍。

這一增強(qiáng)功能使 Twinscan EXE:5000（可以說，主要是一個測試系統(tǒng)）能夠以 20 mJ/cm² 的劑量每小時打印超過 185 個晶圓，超過 Twinscan NXE: 3600C 在相同劑量下打印 170 個晶圓的產(chǎn)量。ASML 計劃到 2025 年利用 Twinscan EXE:5200 工具將產(chǎn)量提高到每小時 220 片晶圓，以確保高數(shù)值孔徑技術(shù)在芯片制造中的經(jīng)濟(jì)可行性。同時，新節(jié)點(diǎn)（即較低分辨率/關(guān)鍵尺寸）需要更高劑量，因此 Twinscan NXE: 3600D 將劑量增加到 30 mJ/cm²，盡管每小時處理 160 片晶圓。由于某種原因，ASML 沒有提及其 EXE 系統(tǒng)在 30 mJ/cm² 劑量下的性能。

ASML 的高數(shù)值孔徑 EUV Twinscan EXE 光刻機(jī)的物理尺寸比低數(shù)值孔徑 EUV Twinscan NXE 光刻機(jī)更大�，F(xiàn)有且廣泛部署的 ASML Twinscan NXE 將光源放置在其下方，這需要非常具體的晶圓廠建筑配置，并且使維護(hù)這些工具變得更加困難。相比之下，高數(shù)值孔徑 Twinscan EXE 機(jī)器水平放置光源，簡化了晶圓廠的建設(shè)和維護(hù)，但需要更大的潔凈室空間。另一方面，這使得升級現(xiàn)有晶圓廠變得更加困難。

與此同時，臺積電已經(jīng)擁有多個專為低數(shù)值孔徑 EUV Twinscan NXE 光刻機(jī)建造的工廠。將這些晶圓廠升級到高數(shù)值孔徑 Twinscan EXE 工具是一項(xiàng)復(fù)雜的任務(wù)。考慮到工具本身的成本、減半的掩模版尺寸、將這些工具安裝到現(xiàn)有晶圓廠外殼中的復(fù)雜性、現(xiàn)有低數(shù)值孔徑工具的良好性能，以及許多其他無法在一個故事的框架內(nèi)考慮的具體因素，我們可以理解為什么 華興資本的分析師認(rèn)為臺積電暫時 還沒有準(zhǔn)備好采用High NA EUV工具 。

總而言之，高數(shù)值孔徑掃描儀的采用具有更高的分辨率、更大的尺寸和減半的曝光場，因此需要開發(fā)新的光刻膠、計量、薄膜材料、掩模、檢查工具，甚至可能建造新的晶圓廠外殼。從本質(zhì)上講，向高數(shù)值孔徑工具的過渡將需要對新工具和支持基礎(chǔ)設(shè)施進(jìn)行大量投資，因此采用并不簡單。  然而，高數(shù)值孔徑 EUV 是未來，在我們看到有多少芯片制造商將這些工具投入生產(chǎn)以及何時投入生產(chǎn)之前，大規(guī)模部署在經(jīng)濟(jì)上是否可行的問題無法得到明確答案。