萊迪思推出混合信號設(shè)計軟件PAC - Design
日期:2011-12-05 13:59
ner 6.1和Lattice Diamond 1.3軟件的整合，我們的用戶將能夠以更高的效率設(shè)計和模擬Platform Manager器件，同時仍然能夠方便地使用廣泛認(rèn)可的PAC-Designer軟件。
新的自動模擬功能
無論是通過Platform Manager的內(nèi)部CPLD控制測試關(guān)鍵的模擬I/O引腳的功能，或是在Platform Manager的FPGA控制部分內(nèi)，檢查用Verilog或VHDL編寫的增強(qiáng)數(shù)字控制功能的整合，PAC-Designer 6.1軟件無縫地與Diamond 1.3設(shè)計工具相集成，以編譯整個設(shè)計，構(gòu)建必要的激勵模板文件，然后在Aldec公司的Active-HDL模擬器內(nèi)自動生成初始時序波形。在PAC-Designer 6
2/3 下一頁 上一頁 首頁 尾頁
返回
刷新
WAP首頁
網(wǎng)頁版
登錄
05/15 02:26