萊迪思推出混合信號設(shè)計軟件PAC - Design
日期:2011-12-05 13:59
1軟件中對先前復(fù)雜的手工設(shè)計流程進(jìn)行了優(yōu)化和自動化處理，生成所有必要的設(shè)計文件，只需點擊鼠標(biāo)就能提供初始時序流程圖。
全面的模擬和數(shù)字設(shè)計支持
PAC-Designer 6.1軟件為模擬工程師提供了一個基于GUI的設(shè)計方法，它使用直觀的對話框配置Platform Manager的模擬部分；LogiBuilder設(shè)計方法將電源管理功能集成至芯片中的CPLD；LogiBuilder或Lattice Diamond Verilog/VHDL設(shè)計方法集成數(shù)字電路板的管理功能至Platform Manager器件的FPGA部分。
3/3 下一頁 上一頁 首頁 尾頁
返回
刷新
WAP首頁
網(wǎng)頁版
登錄
05/15 02:26